This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images,
please do not report the images to the
Image Problem Mailbox.



⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63 - 193545

(i)Int Cl 4

識別記号

庁内整理番号

④公開 昭和63年(1988)8月10日

H 01 L 21/88

J-6708-5F

審査請求 未請求 発明の数 1 (全6頁)

の発明の名称 半導体集積回路の製造方法

> 20特 願 昭62-24616

@H. 願 昭62(1987)2月6日

新. 井 弘. 神奈川県川崎市幸区小向東芝町1 株式会社東芝小向工場 ⑫発 明 者

内

株式会社東芝 ①出

神奈川県川崎市幸区堀川町72番地

30代 理 人 弁理士 井上 一男

1. 発明の名称

半導体集積回路の製造方法

2. 特許請求の範囲

半導体基板の1主面に接地用電極を形成する工 程、前記半導体基板を所望厚さに薄層化する工程、 前記半導体基板の他主面の一部に開口を有するマ スク層を形成する工程、前記開口を通して前記半 導体基板にエッチングを施し前記接地用電極に到 達する貫通孔を形成する工程、前記半導体基板の 他主面上とこれと非接続に貫通孔底に第1の金属 別を被着する工程、前記マスク層上の第1の金属 層をマスク層とともにリフトオフにより除去する 工程、前記半導体基板を前記第1の金属層が露出 するように薄層化する工程、前記半導体基板の他 主面に第2の金属層を形成しこれを前記貫通孔底 の第1の金属層と接続させる工程を含む半導体集 秋回路の製造方法。

3. 発明の詳細な説明 (発明の目的)

(産業上の利用分野)

この発明は半導体集積回路の製造方法に関し、 特にパイアホール構造を有するマイクロ波モノリ シック集積回路(以下MNICと略称する)の接地手 段に資用される。

(従来の技術)

砒化ガリウム (GaAs) を用いたMMICの特性を向 上させ、特性のばらつきを小さくするためには、 能動素子 (FET)部および整合回路部の接地インダ クタンスを低減し、その値にばらつきを生じさせ ないことが必要である。MMICの接地には、インダ クタンスの低減および素子の小型化に有利なパイ アホール構造による方法が多く用いられている。

以下、ソース電極と、整合回路素子を構成する キャパシタの下部電便とをパイアホール構造によ り接地電極に接続したMMICの製造方法の従来例に つき第2図a~eを参照して説明する。

第2図aに示すように、GaAs半絡級件基板100 上にイオン注入法によって動作層 (N層)101,抵 抗層 (N層) 102, オーム性接触層 (N+層)103を

選択的に形成したのち、上記オーム性接触層103、および抵抗層 102上に写真触刻法でソース、ドレイン・抵抗層の各電種用のパターニングを行ない金がルマニウム (Auge) を蒸着する。続いてリットオフ法により各電極パターンを形成したのち、450℃に加熱し合金化を行ない、ソース電極104s、ドレイン電極104d、抵抗層電極105a、105bを形成する。次に写真触刻法によりゲート電極、およびないアルミニウム(Ag)を蒸着しい、リフトオフによってゲート電極 104g、整合回路を構成するキャパシタ下地電極106aを形成する

次に整合回路素子を構成するキャパシタ用の絶 縁談として例えば SiaNa 層 107をプラズマ CVD (Chemical Vapor Deposition) 法により厚さ2000 人堆積したのち、写真色刻法, およびフレオンガ ス (CF4)を用いたプラズマエッチング法によって ソース電便104s, ドレイン電便104d, ゲート電便 104g の各電極上に開孔を設ける。次に、写真触 刻法により整合回路業子を構成するキャパシタ上

バイアホール 111内を蒸着、あるいはめっきにより Auを約10 m 被着して真面電極112を形成し、ソース電極 104s, およびキャパシタ下地電極106と電気的に接続する。ここで、第3回はGaAs 半絶線性拡板100の厚さ (バイアホール111の深さ)を100 m としたとき、裏面電極の厚さを変えてソース電極表面を裏面電極間の電気的な導通状態を調べた図である。この図から明らかなように、ソース電極表面と裏面電極間の電気的な導通歩留を 100%にするには裏面電極112を厚さ 10 m 以上にする必要がある。従って裏面電極の形成にあたってはその厚さを10 m 以上にする。次にブレードダイサを用いて素子分離を行ない、最後に素子を石英板107から剥離して第2図eに示すMMICが得られる。

(発明が解決しようとする問題点)

上記従来の方法で得られたMMICは、接地インダクタンスが充分に小さく、高周波特性に優れている。しかし、この MMICは裏面電極112のAu層の厚さが10㎞と厚くなるため、素子間分離に通常用いられているダイヤモンドカッタによる素子分離手

面電極のパターニングを施し、チタン(Ti),金(Au) を順次蒸着し、リフトオフによって整合回路素子 を構成するキャパシタ上面電極 106b を形成する (第2図b)。

次に GaAs 半絶縁性基板100の表面側を例えば石 英板 108の支持板にワックス 109で貼付けてラッ ピングとポリシングを施し、この基板の厚さを約 100 mm に移化したのち、フォトレジストの一例の AZ1350J (商品名、シプレイ社製)を用いた写真触 対法によってパイアホール用マスク層 110を形成 する(第2回c)。このマスク層110はGaAs 半絶縁性 基板100の表面に形成されているソース電極104s。 整合回路薪子を構成するキャパシタ下地電極106a に位置合わせされている。ついでりん酸系のエッ チング液を用いて GaAs 基板100にエッチングを施 し、ソーズ電極104s,キャパシタ下地電極106aに 到達するパイアホール 111を形成する。続いて上 記パイアホール用マスク層110を例えばJ-100(商 品名)で除去する(第2回d)。

次に、 GaAs 半絶縁性基板100の裏面側、および

段では遠成できず、やむを得ずブレードダイサ等によらねばならなかった。その結果、GaAsの脆弱な性質により楽子の欠け、割れを生じ著るしい歩個低下を招き、そのために楽子分離完了時点でMMICの製造コストが非常に高いものになっていた。

また、素子分離にダイヤモンドカッタを用いて 分離を容易にするには、裏面電極の厚さを数千人 に薄層にしなければならず、ソース電極および整 合回路素子を構成するキャパシタ電極と裏面電極 の間の電気的な導通歩留が著しく低下する。

この発明は上記従来の問題点に鑑みて、改良された半導体集積回路の製造方法を提供する。

〔発明の構成〕

(問題点を解決するための手段)

この発明にかかる半導体集積回路の製造方法は、 半導体基板の1主面に接地用電極を形成する工程、 前記半導体基板を所望厚さに薄層化する工程、 前 記半導体基板の他主面の一部に開口を有するマス ク層を形成する工程、 前記開口を通して前記半導 体基板にエッチングを施し前記接地用電極に到達



する貫通孔を形成する工程、前記半導体基板の他 主面上とこれと非接続に貫通孔底に第1の金属層 を被着する工程、前記マスク層上の第1の金属層 をマスク層とともにリフトオフにより除去する工程、前記半導体基板を前記第1の金属層が露出するように薄層化する工程、前記半導体基板の他主面に第2の金属層を形成しこれを前記貫通孔底の第1の金属層と接続させる工程を含むものである。

(作用)

この発明は裏面電極の厚さが薄く形成できるので、一般に用いられるダイヤモンドカッタで素子分離ができ、さらに、接地用電極と裏面電極間の電気的接続も完全にできるので、接地インダクタンスが小さく、高周波特性の優れたMMICが形成できる。

(事施例)

以下、この発明の一実施例につき第1回を参照 して説明する。

まず、GaAs半絶縁性基板100上の動作層 (N層) 11および抵抗層12の形成予定域に加速エネルギ

ってソース電極14s,ドレイン電極14d,ゲート電 極14gの各電極上に開孔を設ける。次に、キャパ シタ上面電極のパターニングを施し蒸着によりTi, Auを順次被着し、リフトオフを行なってキャパシ タ上面電極16bを形成する(第1図c)。

次に、GaAs半絶稼性基板 100の表面側に石英板 108をワックス109で接着し、ラッピングとケミカルポリシングにより厚さ 150 pm まで第1 回目の確 層化を行なう。次にバイアホール用およびリフトオフ用のマスク層18として AZ1350J (商品名、シブレイ社製) 層を、写真触刻法によりソース電極14s、キャパシタ下地電極16aの各直下の位置に開 孔して形成する。

次に、リン酸:過酸化水素水:水=3:4:1 のエッチング液で GaAs 基板100にエッチングを施し、ソース電極14s。キャパシタ下地電極16aに到達するパイアホール19を形成する。このときパイアホールマスク層18は、 GaAs 基板100エッチングの際に生じるサイドエッチングによりパイアホール19の開孔に対してひさし状になる。

140 Ke V , ドーズ量 3 × 10¹¹ cm² のシリコン(Si)イオンを選択的に注入する。次に、オーム性接触層(N+層) 13形成予定域に加速エネルギ120 Ke V と250 Ke V , ドーズ量 2 × 10¹¹ cm⁻² の Siイオンを選択的に注入する。続いて 850℃でアニールを施し

オーム性接触層13を形成させる(第1図a)。 次に、上記オーム性接触層13上。および抵抗層

てSiイオンを活性化させて動作層11。抵抗剂12,

12上に写真無刻法でソース、ドレイン、抵抗層の各電極用パターニングを行ないAuGeを蒸着する。 続いてリフトオフ法により各電極パターンを形成 したのち、 450℃の温度で合金化してソース電極 14s、ドレイン電極14d、抵抗層電極15a、15bを形成する。次に写真触刻法によりゲート電極14gお よびキャパシタ下地電極のパターニングを行ない A&を蒸着し、リフトオフによって電極14g,キャパシタ下地電極16aを形成する(第1回b)。

次に、キャパシタ用として絶縁別17をプラズマ CVD法により厚さ 2000 A 堆積したのち、写真斂刻 法および CF。を用いたプラズマエッチング法によ

次に、第1の金属としてAu層を厚さ10/mにGaAs 半絶線性基板 100裏面側より全面に蒸着して第1の金属層 20a,20bを形成する(第1図 d)。ここでバイアホール用およびリフトオフ用マスク層17のひさし状部分直上近傍のバイアホール19開端に近い側面部は蒸着金属粒子に対してひさし状部分が速るので蒸着されない。したがって蒸着された第1の金属層 20a と、リフトオフ用マスク層18に被着された第1の金属層 20aと、リフトオフ用マスク層18に被着された第1の金属層 20bに分かれる。

次にパイアホール用およびリフトオフ用マスク層18に被若した第1の金属層 20bをアセトンまたは J-100 (商品名、長瀬蔵菜製剤離剤) によってリフトオフを施す (第1図 e)。

なお、上記パイアホールの関孔における第1の 金属層が被着されない部分は、後に施される基板 の第2の部層化工程によって除去され、裏面電極 形成時にパイアホール底の第1の金属層 20aと裏 面電極とは接続されて電気的接続が速成される。

特開昭63-193545 (4)

次に、GaAs半絶縁性基板 100に第2の薄別化を施し、100m以になるまでラッピングとケミカルポリシングによって達成する。このとき、パイアホール 19側面に形成されている第1の金属層20aの端部は GaAs半絶縁性基板100裏面に充分鮮出している(第1図f)。

次に GaAs 半絶縁性基板100裏面側に第2の金属 層として厚さ5000人にAu 層を蒸着し、裏面電極21を形成する。ついでワックス109を溶除して GaAs 半絶縁性基板100を石英板108から離す。最後にダイヤモンドカッタを用いて素子分離を行ないMMIC が得られる(第1回g)。

叙上の如くして裏面電極21はそのAu層の厚さが5000人と薄く形成されるので、素子分離は通常用いられているダイヤモンドカッタによる方法で容易に達成される。これにより、素子歩留の低下を生ずることなく、また、パイアホール内の第1の金属層の厚さは10㎞あるため、ソース電便104sおよびキャパシタ下地電便16aと裏面電便21の間の接続が完全に達せられた。

できる。ただし、RIE による場合にはパイアホール用およびリフトオフ用マスク材もエッチングされるので、パイアホール用およびリフトオフ用マスク材は耐エッチング性に優れている金属系。あるいはSi,Ne/金属 等とする方が望ましい。

(発明の効果)

この発明によれば、叙上の如く裏面電極の厚さを薄くできることから通常用いられているダイヤモンドカッタで容易に業子分離ができ、さらに接地用電極と裏面電極間の電気的な接続も完全に達成できる。これにより、接地インダクタンスが小さく、高周波特性に優れたHMICを高歩留で再現性良く製造することができる顕著な利点がある。

4. 図面の簡単な説明

第1図a~gはこの発明にかかるMMICの製造工程を示すいずれも断面図、第2図a~eは従来のMMICの製造工程を示すいずれも断面図、第3図はバイアホール内のAu型の厚さを変えた場合のソース電極と裏面電極の導通歩留を示す線図である。

11, 101…動作用

なお、上記実施例ではパイアホール用およびリフトオフ用のマスクとして AZ1350Jを用いていたが、 これに限られず、他のマスク材、例えばOMR (商品名、東京応化工業製), HPR (商品名、富士ハント社製)等、あるいは酸化シリコン(SiO,)層、窒化シリコン (Si,N.)層およびリフトオフ可能な金属等、 またはそれらの組合わせ、 例えばSiO, /OMR, OMR/金属, Si,N./金属 等でもよい。

また、リフトオフ用の溶剤として、アセトン。 J-100を用いたが、マスク材にその材質がSiO。, Si。N。, A&等のものを用いた場合には、ふっ酸(HF) を用いる等、マスク材の材質に応じて溶剤を変え て施す。

さらに、GaAs半絶核性芸板に対する第2の解別 化はラッピングおよびケミカルポリシングで行な ったが、リン酸系,あるいは硫酸系等を用いたウ エットエッチングによって行なってもよい。

また、パイアホールの形成にはリン酸系の溶剤 によるウエットエッチングで行なう例を示したが、 反応性イオンエッチング (RIE)等によっても違成

12. 102…抵抗層

13, 103…オーム性接触層

14s, 104s…ソース電便

14d, 104d…ドレイン電極

14g,104g…ゲート電極

15a, 15b, 105a, 105b…抵抗層電極

16a, 106a…キャパシタ下地電極

16b, 106b…キャパシタ上面電極

17,107… 絶練潛

18…パイアホールマスク層


19…バイアホール

20a, 20b…第1の金属層


.21… 第2の金属層


100…GaAs半導体基板


代理人 井理士 井 上 一 男




and the second










第 1 图 (201)









勇 2 図 (その1)









11: 動作層 12: 抵抗層 13: 大4性後附層
145: ソ-ス電極 144: ドレン 149: ゲート電極
15a,156:抵抗層電極 16a: ヤルリドに歌降 160: ヤルツ上面電極
17: 記 結婚 18: パイネール27層 19: パイネール
20a: 第1の金属層 200: 第1の金属層 2/: 第2の金属層

第 1 図 (その2)






100: GaAS 半絶話性基板 (01: 動作層 102: 抵抗層 103: オーム性接触層 1048: Y-ス電磁 104d: ドレイン電極 104g: ケート 105a, 1056: 抵抗層電極 106a: キャパシタト地電極 106 も:キャパシタ上面電極

107 : Si3N4層 108 : 石英板

109: ワックス 110: パイアホール用マスフ層 111: パイアホール 112: 裏面電板

郵 2 図 (その2)



第 3 図